आयु 12+ · निःशुल्क · अंग्रेज़ी और हिन्दी
आप तैयार करेंगे: संग्रहित उत्तर सहित हर निर्देश की अवस्था का रिकॉर्ड।
किसी खंड पर जाएँ
निर्देश मशीन की अवस्था बदलता है
प्रोसेसर निर्देश के अंग्रेज़ी नाम समझने के बजाय एन्कोड किए निर्देशों पर काम करता है। निर्देश-समूह वास्तुकला (ISA) उपलब्ध क्रियाएँ और उनका अर्थ तय करती है। प्रोग्राम उनका क्रम चुनता है। विद्युत कार्यान्वयन को रजिस्टर, मेमोरी और नियंत्रण क्रम में तय बदलाव देने चाहिए।
स्रोत: MIT: निर्देश-समूह का डिज़ाइन ↗
हमारी कल्पित शिक्षण मशीन में संचायक A, पते वाली डेटा RAM, प्रोग्राम काउंटर PC और निर्देश रजिस्टर IR हैं। रजिस्टर अवस्था रखते हैं। PC प्रोग्राम स्थान चुनता है; IR लाया निर्देश रखता है। PC पता है, जोड़ी जा रही संख्या नहीं। निर्देश और डेटा अलग दिखाए हैं।
स्रोत: MIT: प्रोसेसर बनाना ↗
लाएँ, समझें, चलाएँ—और असर दर्ज करें
इस मॉडल में लाने पर चुना निर्देश IR में जाता है और PC तुरंत बढ़ता है। समझने पर क्रिया और ऑपरेंड पहचाने जाते हैं। चलाने पर डेटा पढ़ना, जोड़ना या मेमोरी लिखना होता है। IR चल रहा आदेश रखता है, जबकि PC अगले स्थान पर है।
स्रोत: MIT: प्रोसेसर बनाना ↗
निर्देश पढ़ना LOAD चलाने से अलग है। लाना आदेश प्राप्त करता है; LOAD बाद में पते का डेटा पढ़ता है। पढ़ने में सूचना की प्रति मिलती है, स्रोत अपने-आप नहीं मिटता। नोट में ये काम अलग लिखें; हर मेमोरी उपयोग को “निर्देश लाना” न कहें।
चार निर्देशों से जोड़ का क्रम खोजें
A = 0, PC = 0 और RAM मान [7, 5, 0] से शुरू करें। पढ़ने योग्य शिक्षण प्रोग्राम है LOAD [0], ADD [1], STORE [2], HALT। कोष्ठक RAM का पता हैं: ADD [1] स्थान 1 का मान 5 जोड़ता है, संख्या 1 नहीं। ये नाम उदाहरण हैं, हर असली CPU का कोड नहीं।
| लाया पता | निर्देश | लाने के बाद PC | चलने के बाद A | RAM[2] |
|---|---|---|---|---|
| 0 | LOAD [0] | 1 | 7 | 0 |
| 1 | ADD [1] | 2 | 12 | 0 |
| 2 | STORE [2] | 3 | 12 | 12 |
| 3 | HALT | 4 | 12 | 12 |
गणना 7 + 5 = 12 है। STORE, 12 की प्रति RAM[2] में लिखता है; दोबारा नहीं जोड़ता। HALT के बाद PC = 4, A = 12 और RAM[2] = 12 हैं। “पहले” और “बाद” कॉलम रखें ताकि निर्देश चलने से पहले परिणाम उपयोग न हो। इस मॉडल में छोटे गणितीय पूर्णांक हैं, तय चौड़ाई का ओवरफ़्लो नियम नहीं।
चार निर्देश और तीन नाम वाले चरण से बारह शिक्षण सूक्ष्म चरण मिलते हैं। यह इस मॉडल की गिनती है, हर प्रोसेसर के बारह हार्डवेयर क्लॉक नहीं। हर सूक्ष्म चरण में अवस्था, वर्तमान निर्देश, A और यदि हो तो मेमोरी बदलाव लिखें।
असली प्रोसेसर काम को साथ-साथ आगे बढ़ा सकते हैं
कई प्रोसेसर निर्देशों की पाइपलाइन बनाते हैं: अलग निर्देश एक समय पर अलग चरण में होते हैं। इससे पूरा काम निकलने की दर बढ़ सकती है, लेकिन एक निर्देश तत्काल नहीं हो जाता। निर्भरता, शाखा और मेमोरी देरी क्रम रोक सकती है। क्लॉक टिक, शिक्षण सूक्ष्म चरण और पूरा निर्देश प्रगति की अलग इकाइयाँ हैं।
स्रोत: MIT: निर्देश पाइपलाइन ↗
ISA बताता है कि प्रोग्राम को क्या परिणाम दिखना चाहिए; पाइपलाइन उसे लागू करने का एक तरीका है। हमारा चक्र कैश, समानांतर चलाना या अनुमानित काम पढ़ने से पहले अवस्था बदलाव समझने में मदद करता है। यह शुरुआती मॉडल है, हर प्रोसेसर के भीतर के समय-क्रम का चित्र नहीं।
अगला चरण चलाने से पहले अनुमान लगाएँ
मॉडल का उपयोग करें
अनुमान बनाएँ, एक छोटी जाँच चलाएँ और परिणाम तथा उसकी सीमाएँ लिखें। कई चीज़ें एक साथ बदलने से पहले अंतर का कारण समझें।
स्रोत और आगे पढ़ें
मूल चित्र, उदाहरण और स्वयं जाँच के प्रश्न। हर मॉडल अपनी धारणाएँ बताता है; दिए स्रोत पाठ आगे का विस्तार देते हैं।