मेमोरी सेल एक बिट कैसे सँभालते हैं

समान तत्व, डेटा सँभालने की अलग संरचनाएँ

सिलिकॉन पर अनेक इलेक्ट्रॉनिक संरचनाएँ बन सकती हैं। लॉजिक ट्रांज़िस्टर धारा का रास्ता नियंत्रित करता है; मेमोरी सेल ऐसा सर्किट या उपकरण है जो पहचानने योग्य अवस्थाएँ सँभालता है। डिज़ाइनर काम के अनुसार संरचना और निर्माण चरण चुनते हैं। इसलिए सिलिकॉन उपयोग करने भर से CPU, DRAM और NAND चिप एक-दूसरे की जगह नहीं ले सकते।

मूल स्रोत पढ़ें: Micron: DRAM सेल और रिफ्रेश की शिक्षण सामग्री ↗ · UC Berkeley: SRAM सेल शोध, अध्याय 1 ↗ · KIOXIA: फ़्लोटिंग-गेट और चार्ज-ट्रैप संरचनाएँ ↗

DRAM: चुनें, पढ़ें, बहाल करें और रिफ्रेश करें

पारंपरिक DRAM बिट सेल में एक एक्सेस ट्रांज़िस्टर और एक कैपेसिटर होता है: 1T1C। वर्ड लाइन बिट लाइन से पहुँच नियंत्रित करती है। सेंस-एम्प्लीफ़ायर छोटे विद्युत अंतर को पहचानकर सहेजी अवस्था बहाल करता है। अनेक सेल पंक्तियों, स्तंभों और बैंकों में व्यवस्थित होते हैं; बाहरी सहायक सर्किट छोटे सेल-ऐरे को उपयोग योग्य बनाते हैं।

चार्ज समय के साथ रिसता है, इसलिए प्रोग्राम के डेटा न माँगने पर भी रिफ्रेश पंक्तियों की अवस्था बहाल करता है। यह ऐप के किसी मान को फिर पढ़ने से अलग है। बिजली हटने पर सामान्य DRAM में डेटा बनाए रखने की स्थितियाँ समाप्त होती हैं। सही रिफ्रेश समय और संचालन सीमाएँ चुने डिवाइस के विनिर्देश से मिलती हैं।

मूल स्रोत पढ़ें: Micron: DRAM सेल और रिफ्रेश की शिक्षण सामग्री ↗ · Micron: SDRAM और DDR मेमोरी ↗

SRAM: समय-समय के रिफ्रेश की जगह बिजली वाला लैच

सामान्य 6T SRAM सेल में दो एक-दूसरे से जुड़े इन्वर्टर और दो एक्सेस ट्रांज़िस्टर होते हैं। बिजली और उचित स्थितियाँ रहने तक फ़ीडबैक दो अवस्थाओं में से एक को बनाए रखता है। इसमें रिसते संग्रह-कैपेसिटर का DRAM जैसा आवधिक रिफ्रेश नहीं चाहिए। फिर भी यह वोलाटाइल है: बिजली बंद करने पर लॉजिक अवस्था बने रहने की गारंटी नहीं है।

मूल स्रोत पढ़ें: UC Berkeley: SRAM सेल शोध, अध्याय 1 ↗

प्रति बिट अधिक उपकरण प्रायः अधिक क्षेत्र लेते हैं, इसलिए जहाँ पास में तेज़ संग्रह उपयोगी हो—जैसे प्रोसेसर कैश—वहाँ SRAM का यह समझौता लाभकारी होता है। SRAM में दूसरे सेल प्रकार और पर्याप्त पढ़ने-लिखने के सर्किट भी होते हैं। रजिस्टर, कैश और DRAM को एक जैसे छह-ट्रांज़िस्टर बिट मानकर नहीं गिनना चाहिए।

मूल स्रोत पढ़ें: UC Berkeley: SRAM सेल शोध, अध्याय 1 ↗

NAND: चार्ज से ट्रांज़िस्टर का थ्रेशोल्ड बदलता है

फ़्लैश ऐसी संरचना में चार्ज रखता है जो ट्रांज़िस्टर के थ्रेशोल्ड व्यवहार को बदलती है। फ़्लोटिंग-गेट डिज़ाइन में विद्युत रूप से अलग चालक संग्रह-भाग होता है; चार्ज-ट्रैप डिज़ाइन में इंसुलेटर की परत के स्थानों में चार्ज फँसता है। पढ़ते समय सेल का व्यवहार संदर्भ स्तरों से मिलाया जाता है। यह DRAM कैपेसिटर या SRAM लैच से अलग संरचना है।

मूल स्रोत पढ़ें: KIOXIA: फ़्लोटिंग-गेट और चार्ज-ट्रैप संरचनाएँ ↗

एक सेल अधिक पहचाने जाने वाले थ्रेशोल्ड-क्षेत्रों से अनेक बिट दर्शा सकता है: TLC के तीन बिट में आठ संभावित पैटर्न और QLC के चार बिट में सोलह पैटर्न चाहिए। अतिरिक्त बिट अलग छोटे SRAM लैच नहीं हैं। कम अंतर वाले स्तरों में पढ़ने और त्रुटि प्रबंधन का महत्व बढ़ता है। 3D NAND मेमोरी-सेल के स्तर खड़े बनाता है; HBM अलग DRAM डाइ की परतें जोड़ता है। दोनों ऊँचाई का अलग तरीके से उपयोग करते हैं।

मूल स्रोत पढ़ें: KIOXIA: 3D NAND और प्रति सेल बिट ↗ · Micron: HBM की संरचना ↗

NAND सामान्यतः पेज में प्रोग्राम और बड़े ब्लॉक में इरेज़ होता है। उसकी प्रबंधन प्रणाली को घिसावट और डेटा बने रहने की अवधि का ध्यान रखना होता है। नॉन-वोलाटाइल का अर्थ है कि पूरी तरह सहेजी अवस्था लगातार बिजली के बिना रह सकती है; इसका अर्थ अनंत अवधि या असीमित पुनर्लेखन नहीं है।

मूल स्रोत पढ़ें: Samsung: SSD के घटक और प्रबंधन ↗

RAM स्टिक एक DRAM डाइ नहीं है

मूल स्रोत पढ़ें: Samsung: DRAM मॉड्यूल और उनकी बनावट ↗

SDRAM का अर्थ synchronous DRAM है: उसका इंटरफ़ेस क्लॉक वाले प्रोटोकॉल का पालन करता है। DDR परिवार SDRAM के प्रकार हैं, सिलिकॉन की जगह कोई नया पदार्थ नहीं। मॉड्यूल की बनावट, इंटरफ़ेस, बिजली की व्यवस्था और समर्थित समय, मेमोरी कंट्रोलर के अनुकूल होने चाहिए। कुछ प्रणालियों में बदलने वाले मॉड्यूल की जगह मेमोरी पैकेज मुख्य बोर्ड पर सोल्डर होते हैं।

मूल स्रोत पढ़ें: Micron: SDRAM और DDR मेमोरी ↗ · Samsung: DRAM मॉड्यूल और उनकी बनावट ↗

हल किया उदाहरण: केवल संग्रह सेल गिनें

आदर्श 1 KiB ऐरे मानें, जिसमें प्रति बाइट आठ बिट हों। उसमें 1,024 × 8 = 8,192 बिट हैं। 6T SRAM के संग्रह सेल में 8,192 × 6 = 49,152 ट्रांज़िस्टर होंगे। पारंपरिक 1T1C DRAM के संग्रह सेल में 8,192 एक्सेस ट्रांज़िस्टर और 8,192 कैपेसिटर होंगे। यह योजनात्मक गिनती है; पता चुनने, सेंस एम्प्लीफ़ायर, टैग, त्रुटि सुरक्षा और दूसरे सहायक सर्किट इसमें नहीं हैं।

क्या बना रहता है और नाम क्या बताता है